

УТВЕРЖДАЮ

Генеральный директор

ООО «НОВОМАР»

_____ Т.В. Буга

«___»_____2021 г.

ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ «А429 ТЕСТЫ»

Модулей
“PCIe-429UD88”
“mPCIe-429UD84”
“ХМС-429UDxx”

(ОС LINUX)

(Astra Linux)

Руководство оператора

ЛИСТ УТВЕРЖДЕНИЯ

RU.МСКЮ.15102-02 34 01-ЛУ

От

Инженер-программист

«___»_____2021 г.

_____ В.В. Колосов
«___»_____2021 г.

Инев. № подл	Подп. и
Взам. инв. №	Подп. и
Инев. № дубл	Подп. и
Инев. №	Подп. и

Из	Под	Дат

Литера

Утвержден

RU.MCKЮ.15102-02 34 01-ЛЮ

ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ «А429 ТЕСТЫ»

Модулей
“PCIe-429UD88”
“mPCIe-429UD84”
“ХМС-429UDxx”

(ОС LINUX)

(Astra Linux)

Руководство оператора

RU.MCKЮ.15102-02 34 01

Листов 34

2021

<i>Из</i>	<i>Под</i>	<i>Дат</i>

Литера

<i>Инв. № подл</i>	<i>Подп. и</i>
<i>Взам. инв. №</i>	<i>Подп. и</i>
<i>Инв. № дубл</i>	<i>Подп. и</i>
<i>Подп. и</i>	

АННОТАЦИЯ

В книге описываются технологические принципы, использованные в программном обеспечении «А429 Тесты». В частности, рассмотрены функциональное назначение и область применения, условия выполнения, сообщения оператору.

<i>Из</i>	<i>Под</i>	<i>Дат</i>

СОДЕРЖАНИЕ

СПИСОК СОКРАЩЕНИЙ.....	5
1 НАЗНАЧЕНИЕ ПРОГРАММЫ	6
2 УСЛОВИЯ ВЫПОЛНЕНИЯ ПРОГРАММЫ	7
3 ВЫПОЛНЕНИЕ ПРОГРАММЫ.....	8
3.1 Общее описание работы ПО.....	8
3.2 Запуск и завершение работы ПО.	9
3.2.1 Порядок включения.	9
3.2.2 Порядок выключения.....	9
3.3 Главное меню программы.....	10
3.4 Список обнаруженных плат.	10
3.5 Тесты.....	11
3.6 Логи.....	12
ПРИЛОЖЕНИЕ А (Перечень и структура тестов).....	14
3.1 Тест проверки правильности приема и передачи данных для режимов работы передатчика 0 и 3.	14
3.2 Тест проверки правильности установки бит четности приема и передачи данных для режимов работы передатчика 0 и 3.	15
3.3 Тест проверки правильности фильтрации поля адреса приемника для режимов работы передатчика 0 и 3.	17
3.4 Тест проверки правильности фильтрации поля идентификатора приемника для режимов работы передатчика 0 и 3.	18
3.5 Тест проверки правильности работы передатчика в режиме 1.	19
3.5.1 Тест проверки правильности работы передатчика с однократным запуском.	19
3.5.2 Тест проверки правильности работы передатчика в непрерывном цикле.	20
3.5.3 Тест проверки правильности работы передатчика в непрерывном цикле с использованием признака NEW_BIT.	22
3.5.4 Тест проверки правильности обработки передатчиком полей дескрипторов РТО и РТР.....	23
3.5.5 Тест проверки правильности работы таймера RRT передатчика.	24
3.5.6 Тест проверки правильности работы передатчика с использованием разовой команды «запрос»	25

Из	Под	Дат

3.5.7	Тест проверки правильности работы передатчика с использованием разовой команды «готовность».....	26
3.6	Тест проверки правильности работы передатчика в режиме 2.	27
ПРИЛОЖЕНИЕ Б Схемы тестовых заглушек.		32

<i>Из</i>	<i>Под</i>	<i>Дат</i>

СПИСОК СОКРАЩЕНИЙ

ПО – программное обеспечение;

ПЭВМ – персональная электронная вычислительная машина;

ЛКМ – левая кнопка мыши;

ПКМ – правая кнопка мыши;

СКМ – средняя кнопка мыши («колёсико»);

Виджет – элемент пользовательского интерфейса;

ПК – последовательный код по ГОСТ 18977-79 и РТМ1495-75 (последовательный интерфейс ARINC-429);

РК – Разовые Команды по ГОСТ 18977-79 (дискретный канал).

<i>Из</i>	<i>Под</i>	<i>Дат</i>

1 НАЗНАЧЕНИЕ ПРОГРАММЫ

Программное обеспечение «А429 Тесты» (далее – ПО) обеспечивает возможность тестирования модулей: «mPCIe–429UD84», «PCIe–429UD88» и «ХМС–429UDxx» (далее «xxx-429UDxx»).

ПО обеспечивает выполнение следующих основных задач:

- тестирование плат в различных функциональных режимах и выявление неисправностей;
- ведение лога тестирования.

<i>Из</i>	<i>Под</i>	<i>Дат</i>

2 УСЛОВИЯ ВЫПОЛНЕНИЯ ПРОГРАММЫ

2.1 ПО предназначено для работы в операционной системе Linux (Astra Linux) и написано на языке программирования высокого уровня «С++» с использованием фреймворка QT.

2.2 Основные требования к конфигурации ПЭВМ и настройкам операционной системы, выполнение которых необходимо для нормальной работы комплекса программ ПО, приведены в таблице .

Таблица 1 – Требования к конфигурации ПЭВМ.

Параметр	Необходимый минимум	Рекомендуемый минимум
Тип процессора	Core 2 Duo	Core 2 Duo
Объем оперативной памяти, Мбайт	512	2048
Разрешение экрана	800×600	1024×768
Размер системного шрифта, точек на дюйм	96	120
Цветовая палитра экрана	High-color (16 бит)	High-color (16 бит)

2.3 На модуле должны быть установлены тестовые заглушки:

Таблица 2 – Соответствие тестов, заглушек и модулей.

Модуль	Тесты 3.1...3.5.7	Тесты 3.6
заглушка - PCIe-429UD88	МСКЮ.685669.001	МСКЮ.685669.002
заглушка - mPCIe-429UD84	МСКЮ.685667.005	МСКЮ.685667.004

Схемы заглушек приведены в Приложении Б.

<i>Из</i>	<i>Под</i>	<i>Дат</i>

3 ВЫПОЛНЕНИЕ ПРОГРАММЫ

3.1 Общее описание работы ПО.

ПО предназначено для тестирования модулей «xxx-429UDxx» в различных функциональных режимах для выявления неисправностей.

Главное окно программы позволяет управлять процессом тестирования (см. рисунок 1).




Рисунок 1 – Главное окно.

Из	Под	Дат

3.2 Запуск и завершение работы ПО.

3.2.1 Порядок включения.

Для запуска программы необходимо запустить файл «a429testapp» (см. рисунок 2).




Рисунок 2 – Запуск ПО.

3.2.2 Порядок выключения.

Для выключения кнопку «X» (см. рисунок 3).




Рисунок 3 – Выключение ПО.

<i>Из</i>	<i>Под</i>	<i>Дат</i>

3.3 Главное меню программы.

Управление программой осуществляется через главное меню и подменю.

Подменю «Действия» позволяет запустить/остановить процесс тестирования и просмотреть список обнаруженных плат (см. рисунок 4).




Рисунок 4 – Подменю «Действия».

Подменю «Опции» позволяет зациклить выполнение списка тестов (см. рисунок 5).




Рисунок 5 – Подменю «Опции».

3.4 Список обнаруженных плат.

В диалоговом окне «Список обнаруженных плат» имеется возможность просмотреть список подключенных и идентифицированных тестовым ПО плат (см. рисунок 6).




Рисунок 6 – Диалоговое окно «Список обнаруженных плат».

Из	Под	Дат

3.5 Тесты.

Перед запуском тестов на выполнение необходимо указать параметры выполнения тестов (см. рисунок 7).




Рисунок 7 – Параметры выполнения тестов.

Под номером 1 указан виджет, позволяющий указать конкретную плату для проведения теста, либо всех подключенных.

Под номером 2 указан виджет, позволяющий выбрать конкретные тестовые процедуры (тесты), которые будут выполнены по нажатию кнопки «Старт».

Под номером 3 указан виджет, позволяющий настроить параметры для каждой тестовой процедуры (вида теста).

Под номером 4 указан виджет, позволяющий указать количество повторений при выполнении цикла тестов.

Из	Под	Дат

Под номером 5 указан виджет, в который будет осуществляться вывод информации о ходе тестов.

Назначение и описание тестов приведены в Приложении А.

3.6 Логи.

В процессе проведения тестов программа фиксирует информацию в текстовые лог-файлы, которые находятся в каталоге «logs» (см. рисунок 8).




Рисунок 8 – Каталог «logs».

Названия текстовых лог-файлов генерируются по формуле «день-месяц-год_часы-минуты-секунды» при нажатии кнопки «Старт» (см. рисунок 9).




Рисунок 9 – Текстовые лог-файлы.

Пример текстового лог-файла приведён на рисунке 10.

<i>Из</i>	<i>Под</i>	<i>Дат</i>




Рисунок 10 – Текстовый лог-файл

<i>Из</i>	<i>Под</i>	<i>Дат</i>

ПРИЛОЖЕНИЕ А (Перечень и структура тестов)

3.1 Тест проверки правильности приема и передачи данных для режимов работы передатчика 0 и 3.

Тест предназначен для проверки правильности приема и передачи данных, а так же в правильности вывода бит 7 – 0 (0 - 7) принятых и переданных данных.

Соединение передатчиков и приемников:

- Для модулей с количеством передатчиков равным количеству приемников соединены одноименные передатчики и приемники (1 – 1, 2 – 2, ... 8 - 8).
- Для модулей с количеством передатчиков меньше количества приемников младший номер передатчика соединен с двумя младшими номерами приемников (1 – 1.2, 2 – 3.4, ... 4 – 7,8).
- Для всех модулей одноименные входы/выходы разовых команд соединены между собой.

Конфигурация регистра RX_CONF_REG:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	W	-	0	0	W	W	W	0	0	0	0	0	0	0	0	-	-	-	-	-	-	-	-	-	-	-	0	1	0

Конфигурация регистра TX_CONF_REG:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	0	W	W	W	0	0	0	0	1	0	1	W	W	W	W	W	W	W	W	W	W	W	W	-	-	-	-	-	-	-

Тест проводится 2 раза для режима 0 и для режима 3. При запуске тест конфигурирует приемники и передатчики. Биты RX_EN и TX_EN установлены в 1. Данные передаются путем записи в регистр TX_FIFO_REG.

Условия теста:

При передаче данных биты 31 - 8, имеют произвольное (случайное) значение, биты 7 – 0 последовательно принимают все допустимые значения (инкремент).

Результат тестирования:

Проверка правильности (сравнение принятых/переданных данных) принятых бит 31 – 8 принятого слова данных, а так же правильность и порядок (зеркальность) принятых бит 7 – 0 (0 – 7) в зависимости от установки битов TX_REVERCE и RX_REVERCE.

<i>Из</i>	<i>Под</i>	<i>Дат</i>

3.2 Тест проверки правильности установки бит четности приема и передачи данных для режимов работы передатчика 0 и 3.

Тест предназначен для проверки правильности приема и передачи данных, а так же в правильности вычислений бита четности.

Соединение передатчиков и приемников:

- Для модулей с количеством передатчиков равным количеству приемников соединены одноименные передатчики и приемники (1 – 1, 2 – 2, ... 8 - 8).
- Для модулей с количеством передатчиков меньше количества приемников младший номер передатчика соединен с двумя младшими номерами приемников (1 – 1.2, 2 – 3.4, ...4 – 7,8).
- Для всех модулей одноименные входы/выходы разовых команд соединены между собой.

Конфигурация регистра RX_CONF_REG:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	W	W	1	-	0	0	W	W	W	0	0	0	0	0	0	0	0	-	-	-	-	-	-	-	-	-	-	-	0	1	0

Конфигурация регистра TX_CONF_REG:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	W	W	1	W	W	0	0	0	0	1	0	1	W	W	W	W	W	W	W	W	W	W	W	W	-	-	-	-	-	-	-

Тест проводится 2 раза для режима 0 и для режима 3. При запуске тест конфигурирует приемники и передатчики. Биты RX_EN и TX_EN установлены в 1. Данные передаются путем записи в регистр TX_FIFO_REG.

Условия теста:

При передаче данных биты 31 - 0, имеют произвольное (случайное) значение. Последовательно перебираются значения TX_PARCHECK, TX_PARITY, RCV_PARCHECK, RCV_PARITY для приемника и передатчика с целью проверки всех возможных сочетаний.

Для каждой проверки слово данных передается два раза: биты 30 – 0 совпадают для обоих слов, бит 31 передается в первом слове как 0, во втором как 1.

При включенном бите TX_PARCHECK передатчик игнорирует бит 31 записанного слова и вместо него подставляет вычисленный бит четности, полученное значение выдается в DMA.

При выключенном бите TX_PARCHECK передатчик выдает записанные в него данные вне зависимости от значения бита TX_PARITY.

В свою очередь приемник при выключенном бите RCV_PARCHECK принимает данные из линии в том виде, в котором он их получил.

При включенном бите RCV_PARCHECK, приемник записывает в бит 31 принятого слова значение 0, если вычисленная четность совпадает с принятым битом 31 (независимо от его значения), или 1, если не совпадает.

Во втором служебном слове DMA приемника бит RX_PAR_ERR устанавливается только при включенном бите RCV_PARCHECK и несовпадении четности. Биты 30 – 0 данных приемника и передатчика должны совпадать во всех случаях.

Результат тестирования:

Из	Под	Дат

Таблица соответствия передаваемых и принимаемых данных.

TX_PARC HECK	TX_PAR ITY	RCV_PARC HECK	RCV_PARI TY	№ слова	Бит 31 TX WR	Бит 31 TX DMA	Бит 31 RX DMA
0	0	0	0	1	0	0	0
0	0	0	0	2	1	1	1
0	1	0	0	1	0	0	0
0	1	0	0	2	1	1	1
1	0	0	0	1	0	0/1	0/1
1	0	0	0	2	1	0/1	0/1
1	1	0	0	1	0	1/0	1/0
1	1	0	0	2	1	1/0	1/0
0	0	0	1	1	0	0	0
0	0	0	1	2	1	1	1
0	1	0	1	1	0	0	0
0	1	0	1	2	1	1	1
1	0	0	1	1	0	0/1	0/1
1	0	0	1	2	1	0/1	0/1
1	1	0	1	1	0	1/0	1/0
1	1	0	1	2	1	1/0	1/0
0	0	1	0	1	0	0	0/1
0	0	1	0	2	1	1	0/1
0	1	1	0	1	0	0	0/1
0	1	1	0	2	1	1	0/1
1	0	1	0	1	0	0/1	0
1	0	1	0	2	1	0/1	0
1	1	1	0	1	0	1/0	1
1	1	1	0	2	1	1/0	1
0	0	1	1	1	0	0	0/1
0	0	1	1	2	1	1	0/1
0	1	1	1	1	0	0	0/1
0	1	1	1	2	1	1	0/1
1	0	1	1	1	0	0/1	1
1	0	1	1	2	1	0/1	1
1	1	1	1	1	0	1/0	0
1	1	1	1	2	1	1/0	0

Значения в таблице 0/1 и 1/0 означают то, что для переданных слов 1 и 2 значения должны совпадать, т.е. или 0 для слова 1 и 2, или 1 для слова 1 и 2. Различные значения для слов 1 и 2 являются ошибкой.

<i>Из</i>	<i>Под</i>	<i>Дат</i>

3.3 Тест проверки правильности фильтрации поля адреса приемника для режимов работы передатчика 0 и 3.

Тест предназначен для проверки правильности фильтрации принятых данных по полю адреса в приемнике.

Соединение передатчиков и приемников:

- Для модулей с количеством передатчиков равным количеству приемников соединены одноименные передатчики и приемники (1 – 1, 2 – 2, ... 8 - 8).
- Для модулей с количеством передатчиков меньше количества приемников младший номер передатчика соединен с двумя младшими номерами приемников (1 – 1.2, 2 – 3.4, ... 4 – 7,8).
- Для всех модулей одноименные входы/выходы разовых команд соединены между собой.

Конфигурация регистра RX_CONF_REG:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	-	0	0	W	W	W	0	0	0	0	0	0	0	0	-	-	-	-	-	-	-	-	-	-	-	0	0	0

Конфигурация регистра TX_CONF_REG:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	W	W	0	0	0	0	1	0	1	W	W	W	W	W	W	W	W	W	W	W	W	-	-	-	-	-	-	-

Тест проводится 2 раза для режима 0 и для режима 3. При запуске тест конфигурирует приемники и передатчики. Биты RX_EN и TX_EN установлены в 1. Данные передаются путем записи в регистр TX_FIFO_REG.

Условия теста:

При передаче данных биты 31 - 8, имеют произвольное (случайное) значение, биты 7 – 0 последовательно принимают все допустимые значения (инкремент).

Для каждого цикла передаваемых данных регистры LBL_CONF_REG_PCI_x содержит только одну единицу, с последовательным перебором всех 255 значений.

Значение регистра переписывается перед началом следующего цикла передачи.

После записи регистра выдерживается пауза не менее 10 мкс. При этом условия работу приемников и передатчиков (биты RX_EN и TX_EN) можно не останавливать.

После передачи данных последнего цикла в регистре RX_CONF_REG тест устанавливает в 1 бит RCV_FLTR_DIS, после чего однократно выполняет цикл передачи.

Результат тестирования:

Проверка правильности приема (сравнение принятых/переданных данных) по разрешенному полю адреса для всех циклов кроме последнего. Определение лишних или отсутствующих принятых данных. В последнем цикле должны быть приняты данные по всем адресам, независимо от значения регистра LBL_CONF_REG_PCI_x.

Из	Под	Дат

3.4 Тест проверки правильности фильтрации поля идентификатора приемника для режимов работы передатчика 0 и 3.

Тест предназначен для проверки правильности фильтрации принятых данных по полю идентификатора в приемнике.

Соединение передатчиков и приемников:

- Для модулей с количеством передатчиков равным количеству приемников соединены одноименные передатчики и приемники (1 – 1, 2 – 2, ... 8 - 8).
- Для модулей с количеством передатчиков меньше количества приемников младший номер передатчика соединен с двумя младшими номерами приемников (1 – 1.2, 2 – 3.4, ... 4 – 7,8).
- Для всех модулей одноименные входы/выходы разовых команд соединены между собой.

Конфигурация регистра RX_CONF_REG:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	-	W	W	W	W	W	0	0	0	0	0	0	0	0	-	-	-	-	-	-	-	-	-	-	-	1	0	0

Конфигурация регистра TX_CONF_REG:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	W	W	0	0	0	0	1	0	1	W	W	W	W	W	W	W	W	W	W	W	W	-	-	-	-	-	-	-

Тест проводится 2 раза для режима 0 и для режима 3. При запуске тест конфигурирует приемники и передатчики. Биты RX_EN и TX_EN установлены в 1. Данные передаются путем записи в регистр TX_FIFO_REG.

Условия теста:

В регистре LBL_CONF_REG_PCI включается фильтрация адресов.

При передаче данных биты 31 - 10, имеют произвольное (случайное) значение, биты 9 – 0 последовательно принимают все допустимые значения (инкремент).

После каждого цикла передачи приемник останавливается и устанавливается следующее значение бит RCV_SDI. Всего выполняется 4 цикла передачи.

После 4 цикла бит RCV_DECODE регистра RX_CONF_REG устанавливается в 0 без остановки приемника и выполняется еще один цикл передачи данных.

Результат тестирования:

Проверка правильности приема (сравнение принятых/переданных данных) по разрешенным полям адреса и идентификатора для всех циклов кроме последнего. Определение лишних или отсутствующих принятых данных. В последнем цикле должны быть приняты данные по разрешенным полям адреса с любым идентификатором.

Из	Под	Дат

3.5 Тест проверки правильности работы передатчика в режиме 1.

3.5.1 Тест проверки правильности работы передатчика с однократным запуском.

Тест предназначен для проверки правильности работы передатчика с однократным запуском в режиме 1 (работа с внутренней памятью передатчика).

Соединение передатчиков и приемников:

- Для модулей с количеством передатчиков равным количеству приемников соединены одноименные передатчики и приемники (1 – 1, 2 – 2, ... 8 - 8).
- Для модулей с количеством передатчиков меньше количества приемников младший номер передатчика соединен с двумя младшими номерами приемников (1 – 1.2, 2 – 3.4, ... 4 – 7,8).
- Для всех модулей одноименные входы/выходы разовых команд соединены между собой.

Конфигурация регистра RX_CONF_REG:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	-	0	0	W	W	W	0	0	0	0	0	0	0	0	-	-	-	-	-	-	-	-	-	-	-	0	1	0

Конфигурация регистра TX_CONF_REG:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	0	1	0	0	0	0	1	0	1	W	W	W	W	W	W	W	W	W	W	W	W	-	-	-	-	-	-	-

После конфигурации передатчика, перед запуском теста в память дескрипторов всех передатчиков (TX_DESC_RAM) загружается содержимое файла desk_test_01_0.mem. Память данных передатчиков (TX_DATA_RAM) заполняется произвольным образом для удобства контроля (сравнения) данных принятых приемниками.

Условия теста этап 1:

Для запуска теста после разрешения работы передатчика в регистр TX_CONTROL_REG записывается бит TX_START_ONES установленный в 1.

Тест последовательно передает 256 слов данных из области памяти данных передатчика. После выдачи последнего слова данных передатчик останавливает работу и сбрасывает бит TX_START_ONES в состояние 0.

Условия теста этап 2:

После окончания теста этапа 1, без остановки работы передатчика, в память дескрипторов передатчика по адресу равному половине адресного пространства памяти данного канала (для адресов 8400...87FCh – адрес 8600) записывается значение 0. В регистр TX_CONTROL_REG записывается бит TX_START_ONES установленный в 1. Тест последовательно передает 128 слов данных из области памяти данных передатчика. После выдачи последнего слова данных передатчик останавливает работу и сбрасывает бит TX_START_ONES в состояние 0.

Результат тестирования:

Проверка правильности приема 256 слов данных после этапа 1. Проверка правильности приема 128 слов данных после этапа 2. Проверка сброса бита TX_START_ONES.

Из	Под	Дат

3.5.2 Тест проверки правильности работы передатчика в непрерывном цикле.

Тест предназначен для проверки правильности работы передатчика в непрерывном цикле режима 1 (работа с внутренней памятью передатчика).

Соединение передатчиков и приемников:

- Для модулей с количеством передатчиков равным количеству приемников соединены одноименные передатчики и приемники (1 – 1, 2 – 2, ... 8 - 8).
- Для модулей с количеством передатчиков меньше количества приемников младший номер передатчика соединен с двумя младшими номерами приемников (1 – 1.2, 2 – 3.4, ...4 – 7,8).
- Для всех модулей одноименные входы/выходы разовых команд соединены между собой.

Конфигурация регистра RX_CONF_REG:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	-	0	0	W	W	W	0	0	0	0	0	0	0	0	-	-	-	-	-	-	-	-	-	-	-	0	1	0

Конфигурация регистра TX_CONF_REG:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	0	1	0	0	0	0	1	0	1	W	W	W	W	W	W	W	W	W	W	W	W	-	-	-	-	-	-	-

После конфигурации передатчика, перед запуском теста в память дескрипторов всех передатчиков (TX_DESC_RAM) загружается содержимое файла desk_test_01_0.mem. Память данных передатчиков (TX_DATA_RAM) заполняется произвольным образом для удобства контроля (сравнения) данных принятых приемниками.

Условия теста этап 1:

Для запуска теста после разрешения работы передатчика в регистр TX_CONTROL_REG записывается бит TX_START_STOP установленный в 1.

Тест в цикле передает по 256 слов данных из области памяти данных передатчика. Достаточно выполнить порядка 10 циклов, или предусмотреть в тесте ключи для задания количества циклов.

Условия теста этап 2:

После окончания теста этапа 1, в регистр TX_CONTROL_REG записывается бит TX_START_STOP установленный в 0, в память дескрипторов передатчика по адресу равному половине адресного пространства памяти данного канала (для адресов 8400...87FCh – адрес 8600) записывается значение 00000000h. В регистр TX_CONTROL_REG записывается бит TX_START_STOP установленный в 1. Тест в цикле передает по 128 слов данных из области памяти данных передатчика.

Условия теста этап 3:

После окончания теста этапа 2, в регистр TX_CONTROL_REG записывается бит TX_START_STOP установленный в 0, в память дескрипторов передатчика по адресу равному половине адресного пространства памяти данного канала (для адресов 8400...87FCh – адрес 8600) записывается значение 00A8010h. В регистр TX_CONTROL_REG записывается бит TX_START_STOP установленный в 1. Тест в цикле передает по 256 слов данных из области памяти данных передатчика с интервалом в 10 мс между 128 и 130 словами данных.

Из	Под	Дат

Результат тестирования:

Проверка правильности приема N циклов по 256 слов данных после этапа 1. Проверка правильности приема N циклов по 128 слов данных после этапа 2. Проверка наличия временного интервала между 128 и 130 словом данных на этапе 3.

<i>Из</i>	<i>Под</i>	<i>Дат</i>

3.5.3 Тест проверки правильности работы передатчика в непрерывном цикле с использованием признака **NEW_BIT**.

Тест предназначен для проверки правильности работы передатчика в непрерывном цикле режима 1 (работа с внутренней памятью передатчика) и использованием признака **NEW_BIT**.

Соединение передатчиков и приемников:

- Для модулей с количеством передатчиков равным количеству приемников соединены одноименные передатчики и приемники (1 – 1, 2 – 2, ... 8 - 8).
- Для модулей с количеством передатчиков меньше количества приемников младший номер передатчика соединен с двумя младшими номерами приемников (1 – 1.2, 2 – 3.4, ... 4 – 7,8).
- Для всех модулей одноименные входы/выходы разовых команд соединены между собой.

Конфигурация регистра **RX_CONF_REG**:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	-	0	0	W	W	W	0	0	0	0	0	0	0	0	-	-	-	-	-	-	-	-	-	-	-	0	1	0

Конфигурация регистра **TX_CONF_REG**:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	0	1	0	0	0	0	1	0	1	W	W	W	W	W	W	W	W	W	W	W	W	-	-	-	-	-	-	-

После конфигурации передатчика, перед запуском теста в память дескрипторов всех передатчиков (**TX_DESC_RAM**) загружается содержимое файла **desk_test_02_0.mem**. Память данных передатчиков (**TX_DATA_RAM**) заполняется произвольным образом для удобства контроля (сравнения) данных принятых приемниками.

Условия теста этап 1:

Для запуска теста после разрешения работы передатчика в регистр **TX_CONTROL_REG** записывается бит **TX_START_STOP** установленный в 1.

Тест передает 256 слов данных из области памяти данных передатчика, после чего передача данных прекращается.

Условия теста этап 2:

После окончания теста этапа 1, в регистр **TX_DATA_RAM** по произвольным адресам записывается одно или несколько слов данных. Передатчик передает вновь записанные данные. После передачи данных процедура повторяется. Тест проводится с последовательной записью данных по всем адресам **TX_DATA_RAM**.

Результат тестирования:

Проверка правильности приема 256 слов данных после этапа 1. Проверка правильности передачи только вновь записанных данных после этапа 2.

<i>Из</i>	<i>Под</i>	<i>Дат</i>

3.5.4 Тест проверки правильности обработки передатчиком полей дескрипторов РТО и РТР.

Тест предназначен для проверки правильности обработки передатчиком полей дескрипторов РТО и РТР в непрерывном цикле режима 1 (работа с внутренней памятью передатчика).

Соединение передатчиков и приемников:

- Для модулей с количеством передатчиков равным количеству приемников соединены одноименные передатчики и приемники (1 – 1, 2 – 2, ... 8 - 8).
- Для модулей с количеством передатчиков меньше количества приемников младший номер передатчика соединен с двумя младшими номерами приемников (1 – 1.2, 2 – 3.4, ... 4 – 7,8).
- Для всех модулей одноименные входы/выходы разовых команд соединены между собой.

Конфигурация регистра RX_CONF_REG:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	-	0	0	W	W	W	0	0	0	0	0	0	0	0	-	-	-	-	-	-	-	-	-	-	-	0	1	0

Конфигурация регистра TX_CONF_REG:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	0	1	0	0	0	0	1	0	1	W	W	W	W	W	W	W	W	W	W	W	W	-	-	-	-	-	-	-

После конфигурации передатчика, перед запуском теста в память дескрипторов всех передатчиков (TX_DESC_RAM) загружается содержимое файла desk_test_03_0.mem. Память данных передатчиков (TX_DATA_RAM) заполняется произвольным образом для удобства контроля (сравнения) данных принятых приемниками.

Условия теста:

Для запуска теста после разрешения работы передатчика в регистр TX_CONTROL_REG записывается бит TX_START_STOP установленный в 1.

В четных циклах тест передает 128 слов данных из области памяти данных передатчика по четным адресам, в нечетных циклах тест передает 128 слов данных из области памяти данных передатчика по нечетным адресам. Достаточно выполнить 20 циклов.

Результат тестирования:

Проверка правильности приема 128 слов данных по четным адресам и 128 слов данных по нечетным адресам.

Из	Под	Дат

3.5.5 Тест проверки правильности работы таймера RRT передатчика.

Тест предназначен для проверки правильности работы таймера RRT передатчика в непрерывном цикле режима 1 (работа с внутренней памятью передатчика).

Соединение передатчиков и приемников:

- Для модулей с количеством передатчиков равным количеству приемников соединены одноименные передатчики и приемники (1 – 1, 2 – 2, ... 8 - 8).
- Для модулей с количеством передатчиков меньше количества приемников младший номер передатчика соединен с двумя младшими номерами приемников (1 – 1.2, 2 – 3.4, ...4 – 7,8).
- Для всех модулей одноименные входы/выходы разовых команд соединены между собой.

Конфигурация регистра RX_CONF_REG:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	-	0	0	W	W	W	0	0	0	0	0	0	0	0	-	-	-	-	-	-	-	-	-	-	-	0	1	0

Конфигурация регистра TX_CONF_REG:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	0	1	0	0	0	0	1	0	1	W	W	W	W	W	W	W	W	W	W	W	W	-	-	-	-	-	-	-

После конфигурации передатчика, перед запуском теста в память дескрипторов всех передатчиков (TX_DESC_RAM) загружается содержимое файла desk_test_04_0.mem. Память данных передатчиков (TX_DATA_RAM) заполняется произвольным образом для удобства контроля (сравнения) данных принятых приемниками. В регистре TX_CONTROL_REG устанавливаются биты TX_RR и TX_RRT в зависимости от скорости передачи данных. Значения должны превышать в несколько раз время передачи 16 слов данных для текущей скорости передачи.

Условия теста этап 1:

Для запуска теста после разрешения работы передатчика в регистр TX_CONTROL_REG записывается бит TX_START_STOP установленный в 1.

Тест в цикле передает по 16 слов данных с длительностью цикла, определяемой регистром TX_CONTROL_REG.

Условия теста этап 2:

Без остановки работы передатчика устанавливается в значение 1 бит TX_SKIP_RRT регистра TX_CONTROL_REG. Тест в цикле передает по 16 слов данных с длительностью цикла, определяемой скоростью передачи данных и паузой между сообщениями.

Результат тестирования:

Проверка правильности приема всех слов данных для этапов 1 и 2. Проверка длительности циклов, получаемая из второго и третьего слова DMA для этапов 1 и 2. Значения TX_RRT и FREE_TIMER (из DMA) выводятся в лог программы.

<i>Из</i>	<i>Под</i>	<i>Дат</i>

3.5.6 Тест проверки правильности работы передатчика с использованием разовой команды «запрос»

Тест предназначен для проверки правильности работы передатчика с использованием разовых команд в режиме 1 (работа с внутренней памятью передатчика).

Тест проводится со стандартным значениям скорости передачи/приема 12 – 14,5 кбит/с. Тест может выполняться последовательно для каждого канала в отдельности.

Соединение передатчиков и приемников:

- Для модулей с количеством передатчиков равным количеству приемников соединены одноименные передатчики и приемники (1 – 1, 2 – 2, ... 8 - 8).
- Для модулей с количеством передатчиков меньше количества приемников младший номер передатчика соединен с двумя младшими номерами приемников (1 – 1.2, 2 – 3.4, ... 4 – 7,8).
- Для всех модулей одноименные входы/выходы разовых команд соединены между собой.

Конфигурация регистра RX_CONF_REG:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	-	0	0	0	1	0	0	0	0	0	0	0	0	0	-	-	-	-	-	-	-	-	-	-	-	0	1	0

Конфигурация регистра TX_CONF_REG:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	0	1	0	0	0	0	1	0	1	0	1	0	0	0	0	0	0	0	0	0	-	-	-	-	-	-	-	-

После конфигурации передатчика, перед запуском теста в память дескрипторов всех передатчиков (TX_DESC_RAM) загружается содержимое файла desk_test_01_0.mem. Память данных передатчиков (TX_DATA_RAM) заполняется произвольным образом для удобства контроля (сравнения) данных принятых приемниками. В регистре ARINC429_SC_INT_MASK устанавливается значение бит SCx_FALL = 1.

Условия теста:

Для запуска теста в регистре ARINC429_SC_OUT не менее чем на 50 мкс устанавливается значение бит SCx равным 1, затем сбрасывается в 0. При получении прерывания от входных Разовых Команд не менее чем через 100 мкс запускается работа передатчиков записью в регистр TX_CONTROL_REG бита TX_START_ONES установленного в 1.

Тест последовательно передает 256 слов данных из области памяти данных передатчика. После выдачи последнего слова данных передатчик останавливает работу и сбрасывает бит TX_START_ONES в состояние 0. Тест повторяется несколько раз для каждого канала передатчика.

Результат тестирования:

Проверка правильности выдачи и приема разовых команд. Проверка прерывания. Проверка правильности логической привязки входов разовых команд к каналу передатчика. Проверка правильности приема 256 слов. Проверка сброса бита TX_START_ONES.

Из	Под	Дат

3.5.7 Тест проверки правильности работы передатчика с использованием разовой команды «ГОТОВНОСТЬ»

Тест предназначен для проверки правильности работы передатчика с использованием разовых команд в режиме 1 (работа с внутренней памятью передатчика).

Тест проводится со стандартным значениям скорости передачи/приема 12 – 14,5 кбит/с. Тест может выполняться последовательно для каждого канала в отдельности.

Соединение передатчиков и приемников:

- Для модулей с количеством передатчиков равным количеству приемников соединены одноименные передатчики и приемники (1 – 1, 2 – 2, ... 8 - 8).
- Для модулей с количеством передатчиков меньше количества приемников младший номер передатчика соединен с двумя младшими номерами приемников (1 – 1.2, 2 – 3.4, ... 4 – 7,8).
- Для всех модулей одноименные входы/выходы разовых команд соединены между собой.

Конфигурация регистра RX_CONF_REG:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	-	0	0	0	1	0	0	0	0	0	0	0	0	0	-	-	-	-	-	-	-	-	-	-	-	0	1	0

Конфигурация регистра TX_CONF_REG:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	0	1	0	0	0	0	1	0	1	0	1	0	0	0	0	0	0	0	0	0	-	-	-	-	-	-	-	-

После конфигурации передатчика, перед запуском теста в память дескрипторов всех передатчиков (TX_DESC_RAM) загружается содержимое файла desk_test_01_0.mem. Память данных передатчиков (TX_DATA_RAM) заполняется произвольным образом для удобства контроля (сравнения) данных принятых приемниками. В регистре ARINC429_SC_INT_MASK устанавливается значение бит SCx_RISE = 1. При этом приемники уже сконфигурированы, но выключены (RX_EN = 0).

Условия теста:

Для запуска теста в регистре ARINC429_SC_OUT программа устанавливает значение бита SCx равным 1. При получении прерывания включает соответствующий канал приемника. Не менее чем через 100 мкс программа запускает работу передатчиков записью в регистр TX_CONTROL_REG бита TX_START_ONES установленного в 1.

Тест последовательно передает 256 слов данных из области памяти данных передатчика. После выдачи последнего слова данных передатчик останавливает работу и сбрасывает бит TX_START_ONES в состояние 0. После окончания передачи данных программа устанавливает значение бит SCx равным 0. Тест повторяется несколько раз для каждого канала передатчика.

Результат тестирования:

Проверка правильности выдачи и приема разовых команд. Проверка прерывания. Проверка правильности логической привязки входов и выходов разовых команд к каналу передатчика и приемника. Проверка правильности приема 256 слов. Проверка сброса бита TX_START_ONES. Проверка изменения состояния регистра ARINC429_SC_IN.

Из	Под	Дат

3.6 Тест проверки правильности работы передатчика в режиме 2.

Тест предназначен для проверки правильности работы передатчиков в непрерывном цикле режима 2 (режим работы коммутатора).

Соединение передатчиков и приемников:

- Для модулей PCIE-429UD88 передатчик №1 соединен с приемником №1, передатчик №2 соединен с приемником №2, передатчик №3 соединен с приемником № 3, передатчик №4 соединен с приемниками №4, №5, №6, №7, №8. Передатчики с номерами №5, №6, №7, №8 соединений с приемниками не имеют.
- Для модулей mPCIE-429UD84 передатчик №1 соединен с приемником №1, передатчик №2 соединен с приемником №2, передатчик №3 соединен с приемником № 3, передатчик №4 соединен с приемниками №4, №5, №6, №7, №8.
- Для всех модулей одноименные входы/выходы разовых команд соединены между собой.

Конфигурация регистра RX_CONF_REG для всех приемников:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	-	0	0	W	W	W	0	0	0	0	0	0	0	0	-	-	-	-	-	-	-	-	-	-	-	0	0	0

Конфигурация регистра TX_CONF_REG для всех передатчиков за исключением №4:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	1	0	0	0	0	0	1	0	1	W	W	W	W	W	W	W	W	W	W	W	W	-	-	-	-	-	-	-

Конфигурация регистра TX_CONF_REG для передатчика №4:

Номер бита																															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	1	0	1	0	1	0	0	0	0	1	0	1	W	W	W	W	W	W	W	W	W	W	W	W	-	-	-	-	-	-	-

После конфигурации передатчика, перед запуском теста в память данных и дескрипторов всех передатчиков загружается содержимое файлов desk_test_xx_n.mem и dat_test_xx_n.mem.

В память передатчика №1 (№5) загружается содержимое файлов dat_test_10_1.mem и desk_test_10_1.mem. Контроль передаваемых данных осуществляется приемником №1.

В память передатчика №2 (№6) загружается содержимое файлов dat_test_10_2.mem и desk_test_10_2.mem. Контроль передаваемых данных осуществляется приемником №2.

В память передатчика №3 (№7, №8) загружается содержимое файлов dat_test_10_3.mem и desk_test_10_3.mem. Контроль передаваемых данных осуществляется приемником №3.

В память передатчика №4 загружается содержимое файлов dat_test_10_4.mem и desk_test_10_4.mem. Контроль передаваемых данных осуществляется приемником №4.

Примечание 1: контроль передачи данных передатчиками №5 - №8 осуществляется только проверкой DMA передатчиков.

Приемники №5, №6, №7 и №8 используют фильтрацию входных данных и являются источниками данных для передатчиков №1, №2 и №3.

Из	Под	Дат

Перед запуском теста таймер TX_RRT передатчика №4 программируется на время, превышающее время суммарной передачи 256 слов данных в 1,2 – 1,5 раза, бит TX_SKIP_RRT = 0.

Передача всех данных цикла (256 слов без фильтрации или менее, при условии фильтрации) передатчиками №1, №2, №3 осуществляется до начала нового цикла передачи данных передатчиком №4.

Условия теста этап 1:

Передатчик №4 передает данные на все подключенные к нему приемники. Данные организованы таким образом, что байт 2 эквивалентен полю «LABEL» (байт 0), всего передается 256 слов с полем «LABEL» от 00h до FFh и полем SDI = 00b. Принимаемые данные не фильтруются приемниками №5, №6, №7 и №8. Приемники №1, №2, №3 и №4 принимают все поступающие на них данные без фильтрации, полученные данные используются для контроля правильности выполнения теста.

Передатчик №1 передает данные, полученные приемниками №5, №6, №7 и №8 с заменой поля SDI на 01b. Причем диапазон поля «LABEL» 0 – 63 передается из приемника №5, 64 – 127 передается из приемника №6, 128 – 191 передается из приемника №7 и 192 – 255 передается из приемника №8.

Передатчик №2 передает данные, полученные приемниками №5, №6, №7 и №8 с заменой поля SDI на 10b. Причем диапазон поля «LABEL» 0 – 63 передается из приемника №8, 64 – 127 передается из приемника №7, 128 – 191 передается из приемника №6 и 192 – 255 передается из приемника №5.

Передатчик №3 передает данные, полученные приемниками №5, №6, №7 и №8 с заменой поля «LABEL» на инверсное, т.е. значение 01h преобразуется в значение FEh. Причем диапазон поля «LABEL» 0 – 63 передается из приемника №8, 64 – 127 передается из приемника №7, 128 – 191 передается из приемника №6 и 192 – 255 передается из приемника №5.

Условия теста этап 2:

Передатчик №4 передает данные на все подключенные к нему приемники. Данные организованы таким образом, что байт 2 эквивалентен полю «LABEL» (байт 0), всего передается 256 слов с полем «LABEL» от 00h до FFh и полем SDI = 00b. Принимаемые данные фильтруются приемниками №5, №6, №7 и №8 по полю «LABEL». Фильтрация осуществляется для каждого приемника последовательно для диапазонов поля «LABEL» 0 – 63, 64 – 127, 128 – 191, 192 – 255.

Приемники №1, №2, №3 и №4 принимают все поступающие на них данные без фильтрации, полученные данные используются для контроля правильности выполнения теста.

Передатчик №1 передает данные, полученные приемниками №5, №6, №7 и №8 с заменой поля SDI на 01b. Причем диапазон поля «LABEL» 0 – 63 передается из приемника №5, 64 – 127 передается из приемника №6, 128 – 191 передается из приемника №7 и 192 – 255 передается из приемника №8. Данные, отфильтрованные приемниками по полю «LABEL», не передаются.

Передатчик №2 передает данные, полученные приемниками №5, №6, №7 и №8 с заменой поля SDI на 10b. Причем диапазон поля «LABEL» 0 – 63 передается из приемника №8, 64 – 127 передается из приемника №7, 128 – 191 передается из приемника №6 и 192 – 255 передается из приемника №5. Данные, отфильтрованные приемниками по полю «LABEL», не передаются.

Передатчик №3 передает данные, полученные приемниками №5, №6, №7 и №8 с заменой поля «LABEL» на инверсное, т.е. значение 01h преобразуется в значение FEh. Причем диапазон поля «LABEL» 0 – 63 передается из приемника №8, 64 – 127 передается из приемника №7, 128 – 191 передается из приемника №6 и 192 – 255 передается из приемника №5. Данные, отфильтрованные приемниками по полю «LABEL», не передаются.

Из	Под	Дат

Результат тестирования этап 1:

Проверка правильности приема всех данных приемниками №4, №5, №6, №7 и №8 без изменения полей SDI и LABEL. Проверка правильности приема всех данных приемниками №1, №2, №3 с измененными полями SDI и LABEL.

Результат тестирования этап 2:

Проверка правильности приема всех данных приемниками №4, №5, №6, №7 и №8 без изменения полей SDI и LABEL. Проверка правильности приема всех данных приемниками №1, №2, №3 с измененными полями SDI и LABEL, а так же с учетом установленных фильтров для каждого канала приема №5, №6, №7 и №8.

Примечание 2: данные, передаваемые передатчиками №1, №2, №3, №5, №6, №7 и №8, могут передаваться в нескольких циклах не последовательно.

Например:

Цикл 1 – LABEL 0 – 3, LABEL 12 – 32...

Цикл 2 – LABEL 4 – 11, LABEL 33 – 71...

.....

За время суммарного цикла передачи передатчиком №4 передаются все данные, передатчиками №1, №2, №3, №5, №6, №7 и №8 в одном или нескольких циклах для каждого передатчика.

Пояснения к тесту 3.6 в режиме фильтрации данных.

Последовательность фильтрации данных представлена на рис.А.1 и рис.А.2.

<i>Из</i>	<i>Под</i>	<i>Дат</i>

30
RU.MCKЮ.15102-02 34 01

Передатчик 4



Приемник 4



Приемник 5



Приемник 6



Приемник 7



Приемник 8



Передатчик 1,5. Замена SDI из принятого 00 на 01



Передатчик 2,6. Замена SDI из принятого 00 на 10



Передатчик 3,7,8. Замена Label из принятого на инверсное



Label фильтруемый приемником, передатчиками передаваться не должен. Передача 256 – 64 = 192 слова.

Результат передачи данных в общем виде



Рисунок А.1 – Фильтрация данных поля Label 0 – 63.

<i>Из</i>	<i>Под</i>	<i>Дат</i>





Рисунок А.2 – Фильтрация данных поля Label 64 – 127.

Примечание: номера приемников и передатчиков представлены в виде №1 - №8, что соответствует физическим адресам 00h – 07h. Приемники №1 - №4 предназначены для контроля правильности приема/передачи данных, для них фильтры не включаются. Все передатчики, кроме №4 передают только данные с признаком «New data» от приемников. **Перед записью новых фильтров приема рекомендуется производить очистку памяти приемников (RCV_RAM_CLS). В противном случае (запись нового фильтра во время приема данных) данные могут передаваться некорректно.**

Из	Под	Дат

ПРИЛОЖЕНИЕ Б Схемы тестовых заглушек.


Схема заглушки МСКЮ.685669.001 для модуля «РСІе-429UD88» для работы тестов 3.1...3.5.7.



DB44-M (на кабель)

Рисунок Б1 – Схема заглушки МСКЮ.685669.001

Схема заглушки МСКЮ.685669.002 для модуля «РСІе-429UD88» для работы теста 3.6.



DB44-M (на кабель)

Рисунок Б2 – Схема заглушки МСКЮ. 685667.002

Из	Под	Дат

Схема заглушки МСКЮ.685667.005 для модуля «mPCIe-429UD84» для работы тестов 3.1...3.5.7 (Может изготавливаться из кабеля МСКЮ.685667.001).




Рисунок Б3 – Схема заглушки МСКЮ. 685667.005

Схема заглушки МСКЮ.685667.004 для модуля «mPCIe-429UD84» для работы теста 3.6 (Может изготавливаться из кабеля МСКЮ.685667.001).




Рисунок Б4 – Схема заглушки МСКЮ. 685667.004

Из	Под	Дат

